EN
首页
产品中心
RISC-V CPU IP
Nuclei SoC IP
定制SoC子系统
垂直子系统方案
HSM子系统
车规子系统
AI子系统
WiFi子系统
新闻中心
公司资讯
产品文章
技术中心
开发板
芯片开发板
FPGA开发板
调试器
文档与工具
工具下载
文档中心
关于我们
公司介绍
招贤纳士
联系我们
RVMCU社区
大学计划
用户中心
登录
|
注册
EN
首页
产品中心
RISC-V CPU IP
Nuclei SoC IP
定制SoC子系统
垂直子系统方案
HSM子系统
车规子系统
AI子系统
WiFi子系统
新闻中心
公司资讯
产品文章
技术中心
开发板
芯片开发板
FPGA开发板
调试器
文档与工具
工具下载
文档中心
关于我们
公司介绍
招贤纳士
联系我们
RVMCU社区
大学计划
登录
注册
HASH
核心功能
HASH散列处理器完全兼容安全散列算法(SHA-1、SHA-224、SHA-256、SHA-384和SHA-512)、国密杂凑散列算法SM3、MD5(消息摘要算法 5)、散列算法和适合多种应用的 HMAC(密钥散列消息认证码)散列算法。HMAC 适用于需要进行消息验证的应用程序。
HASH为最多 (2128 - 1) 位的消息计算经 FIPS(联邦信息处理标准)认可的 160、224、256 和512位长度的摘要。此外,它还可以为 MD5 算法计算 128 位摘要。
适合于数据验证应用,符合以下标准
联邦信息处理标准出版物 FIPS PUB 180-4 安全散列标准(SHA-1 和 SHA-2 系列)
互联网工程任务组 (IETF) 征求意见 RFC 1321 MD5 消息摘要算法
互联网工程任务组 (IETF) 征求意见 RFC 2104 HMAC:密钥散列消息认证和联邦信息处理标准出版物 FIPS PUB 198-1 密钥散列消息认证码 (HMAC)
数字签名和验证国密SM3标准
连续消息块中摘要的对应 32 位字添加到彼此之中,以构成整个消息的摘要
可自动进行 32 位字交换,以兼容输入位串的内部小端模式表示法
支持的字交换:位、字节、半字和 32 位字
可自动填充来补足输入位串,从而适应 512 位(16×32 位)或1024位(32×32位)的摘要
最小块大小
快速计算 SHA-1、SHA-224、SHA-256、SHA-384、SHA-512、SM3 以及 MD5
使用 SHA-1(或 SHA-256或SM3)算法处理一个 512 位数据块需要 41(或 33)个时钟周期
使用SHA-384或SHA-512处理一个 1024 位数据块需要 41个时钟
使用 MD5 算法处理一个 512 位数据块需要 33个时钟周期
ICB 从外设,仅支持 32 位字访问
16×32 位字(H0 到 H15)用于输出消息摘要
数据流自动控制,支持使用一个通道进行直接存储器访问 (DMA)
支持suspend操纵
可重载摘要寄存器
散列计算挂起/恢复机制,包括使用 DMA
联系我们