公司新闻
公司新闻
在智能计算与数据交互日益密集的今天，安全已成为SoC设计的首要考量，无论是车载电子、工业控制还是智能终端，数据在传输、存储与处理过程中的安全性直接决定了系统的可信度与合规性。除此之外，随着AI计算、信号处理与边缘智能需求的快速增长，专用硬件加速器也成为提升SoC整体性能与能效比的关键路径。
为此，芯来科技推出了分别满足安全与性能需求的两类SoC IP产品系列：加解密IP模块系列产品与加速器IP系列产品。
芯来科技加解密IP核心模块：
芯来科技加解密IP模块系列产品，满足对高性能、安全合规的加解密能力的需求，覆盖对称/非对称加密、哈希与实时解密场景，提供硬件级的安全保障。
ACRYP
ACRYP非对称加密单元，支持RSA算法和ECC算法(国密SM2算法属于ECC)，提供底层基础运算能力。在软件驱动的配合下，能完成一些协议规定的应用。
Frtdec
实时解密引擎FRTDEC允许基于读取请求地址信息实时解密AXI传输流量。在FRTDEC中可定义四个独立且不重叠的加密区域，每个区域可选择强制仅执行(execute-only)或禁止执行(execute-never)。FRTDEC采用AES-128计数器模式实现最低延迟。因此，每当某个加密区域的内容发生更改时，必须使用不同的加密上下文(密钥或初始化向量)重新加密整个区域。
此约束使FRTDEC适用于解密只读数据或代码，例如存储在外部NOR闪存中的内容。当FRTDEC与SPI控制器配合使用时，必须通过闪存控制器的内存映射模式访问外部只读存储器。CPU存储器与FRTDEC遵循小端序格式，而AES硬件加速器遵循大端序格式。
HASH
HASH散列处理器完全兼容安全散列算法(SHA-1、SHA-224、SHA-256、SHA-384和SHA-512)、国密杂凑散列算法SM3、MD5(消息摘要算法5)、散列算法和适合多种应用的HMAC(密钥散列消息认证码)散列算法。HMAC适用于需要进行消息验证的应用程序。
HASH为最多(2128-1)位的消息计算经FIPS(联邦信息处理标准)认可的160、224、256和512位长度的摘要。此外，它还可以为MD5算法计算128位摘要。
CRYP
CRYP可使用DES、Triple-DES(3DES)、AES或SM4算法对数据进行加密和解密。加密处理器完全兼容下列标准：
联邦信息处理标准出版物(FIPS PUB 46-3，1999年10月)以及美国国家标准协会(ANSI X9.52)规定的数据加密标准(DES)和3DES(TDES)
联邦信息处理标准出版物(FIPS PUB 197，2001年11月)规定的高级加密标准(AES)支持多种密钥大小和链接模式
SM4国密标准GB/T 32907-2016
DES/TDES链接模式ECB和CBC，支持标准56位密钥(每个密钥带8位奇偶校验)
AES链接模式ECB、CBC、CTR、GCM、GMAC、CCM，支持128、192或256位密钥大小
SM4链接模式ECB、CBC、CTR、GCM、GMAC、CCM，支持128位密钥大小
芯来科技加速器IP核心模块：
芯来科技加速器IP系列产品，面向FFT、数学函数、CRC等高计算强度场景，帮助客户显著降低CPU负载，提升实时响应能力与系统吞吐。
FFT
FFT实现基于rAdix-2时域抽取的FFT和频域抽取IFFT运算功能。该IP可支持16~4096点的FFT以及IFFT，具体工作模式可以通过总线进行配置。工作模式配置完成后开启IP使能信号，当流控模块发送TX请求时，数据流通过soc bus传输，排列预处理后存入SRAM。数据量传输大小由点数配置相关，数据准备好后蝶形单元开始乒乓操作读写计算。运算结束触发完成flAg信号，流控模块发送RX请求，将计算结果通过soc bus传输到目的地址。
主要特性：
支持多种2N运算长度，即支持16,32,64,128,256,512,1024,2048,4096点运算
支持16bit，32bit定点Q类型数据格式
支持Bus最大传输数据宽度为64
支持基2蝶形算法的基于时域，频域的FFT及IFFT四种运算模式
支持四舍五入(rounding)和截位饱和(sAturAtion)，数据缩放以防止溢出，提高计算精度
支持输入数据排列方式可配，即虚部实部交替(IR,IR,IR,IR)、纯实部(_R,_R,_R,_R)和实部虚部分离(RR,II,RR,II)三种数据排列方式
支持本地单口SRAM缓存，并支持总线访问SRAM功能
支持外部函数乘法部分加速，如scAle，complex mul，reAl mul等，另外还有offset
PCRC
PCRC(循环冗余校验)计算单元使用多项式发生器从一个8位/16位/32位的数据字中产生CRC码。
CORDIC加速器
CORDIC IP提供数学函数(主要是三角函数的)硬件加速 通常应用于电机控制、计量、信号处理以及许多其他应用。它加速这些函数的计算相比软件实现，使得可能使用更低的工作频率，或者释放处理器周期以执行其他任务。
CORDIC IP支持以下特性：
24-bit CORDIC旋转引擎
圆形和双曲线模式
旋转和向量化模式
函数：正弦, 余弦, 双曲正弦, 双曲余弦, 反正切, 双参反正切, 反双曲正切, 模数, 平方根, 自然对数, 指数函数
可编程精度
低延迟AHB从属接口
结果可以被读取当就绪时, 无需轮询或中断
DMA读和写通道
多个寄存器读/写由DMA
在现代SoC系统中，安全与性能同等重要。芯来科技此次推出的加解密IP与加速器IP相辅相成：前者保障了数据在存储与传输中的安全性与可信性，后者则大幅提升了复杂算法的执行效率与能效表现。
特别是在RISC-V开放架构的加持下，这些安全与加速IP能够与芯来自研的RISC-V处理器深度集成，充分利用RISC-V的可扩展性与可定制性，为客户提供从CPU算力 → 系统安全 → 算法加速的完整一体化解决方案。这种软硬件协同不仅提升了整体性能与能效，还确保了生态兼容性与未来的可持续演进。
通过将安全与加速能力融合进RISC-V SoC的硬件层，芯来科技为客户提供了安全可信、性能卓越、生态友好、易于集成的系统级IP方案。未来，我们将继续拓展更多面向车规级安全、AI计算加速与边缘智能的高价值IP，推动RISC-V生态在更广阔的产业场景中加速落地。
鄂ICP备18019458号-1
